Foram anunciadas especificações preliminares para a série EPYC Turin de próxima geração da AMD, que será chamada de série EPYC de quinta geração e incluirá pelo menos 20 SKUs baseados nas arquiteturas principais Zen5 e Zen5C. Esses núcleos têm o codinome Zen5 “Nirvana” e Zen5C “Prometheus”. A série de produtos foi projetada para ser compatível com a série EPYC de quarta geração existente no soquete SP5 (LGA6096) e suportará memória DDR56000MT/s mais rápida.
Yuuki_AnS vazou a linha de CPU EPYC Turin de 5ª geração da AMD, que inclui núcleos Zen5 e Zen5C com até 160 núcleos, cache de 320 MB e TDP de até 500W.
Começando com as especificações, a primeira coisa que queremos dizer é que, embora a fonte não mencione quais desses SKUs são baseados na arquitetura Zen5 ou Zen5C, podemos fazer uma boa estimativa com base na contagem esperada de núcleos com base na linha de produtos existente e no que sabemos sobre a série Torino. A linha contará com até 128 núcleos Zen5 e 192 Zen5C, então vamos dar uma olhada nesses SKUs primeiro.
SKUs de nível superior incluem EPYC9845 (160 núcleos/320 threads), 9825 (144 núcleos/288 threads), 9745 (128 núcleos/256 threads), 9655 (96 núcleos/192 threads), 9645 (96 núcleos/192 threads) e 9565 (72 núcleos/144 threads). Todos esses SKUs são variantes 64Core+ com mais de 256 MB de cache L3 e TDPs variando de 320/400 a 500W. Aqui estão as várias configurações de CPU para a série EPYCTurin:
100-000001245-16CCD+1IOD (núcleo 128Zen5/256 threads/cache de 512MB)
100-000001341-12CCD+1IOD (núcleo 96Zen5/192 threads/cache de 384MB)
100-000001247-8CCD+1IOD (núcleo 64Zen5/128 threads/cache de 256 MB)
100-000001342-8CCD+1IOD (núcleo 64Zen5/128 threads/cache de 256 MB)
100-000001249-2 CCD+1 IOD (32 núcleos Zen5C/64 threads/cache de 64 MB)
Agora, como não há menção se são Zen5 ou Zen5 CSKU, o pool de cache varia de 256 MB a 384 MB. No que diz respeito ao SKU de 96 núcleos, se for baseado na arquitetura Zen5, deverá ter um impressionante cache L3 de 512 MB, mas se for baseado na arquitetura Zen5C, deverá reter 256 MB de cache. Como é improvável que o Zen5 seja lançado com mais de 128 núcleos, as versões de 144 e 160 núcleos devem seguir a arquitetura Zen5C.
EPYCZen5C: 192 núcleos, 384 MB de cache L3 (50 núcleos a mais/cache L3 em comparação com Zen4C)
EPYCZen5: 128 núcleos, 512 MB de cache L3 (33 núcleos a mais/cache L3 em comparação com Zen4)
O restante da linha de produtos consiste em quase todos os produtos padrão 8, 16, 24, 32, 36, 48, 64 principais, incluindo produtos padrão e produtos com otimização de frequência. As frequências de clock variam de um mínimo de 2,0 GHz a um máximo de 4 GHz (base) e os TDPs variam de 155W/200W/210W/280W a 300W+. De acordo com o diagrama da plataforma divulgado pela Momomo_US, o EPYCTurin da AMD suportará DIMMs de memória DDR5-6000MT/s com capacidade de até 4 TB em placas-mãe 8DIMM, fornecendo 128 canais PCIeGen5.
O relatório menciona que a linha de produtos vazada não está completa e as velocidades de clock são preliminares, pois não fornece mais informações sobre boost clocks, mas podemos esperar essas informações mais perto do lançamento.
A série AMD PYC Turin “Gen 5” para servidores deverá ser lançada ainda este ano, após o lançamento oficial das arquiteturas Zen5 e Zen5C para plataformas de desktop e PC clientes, como Granite Ridge e StrixPoint. A série EPYC Turin de 5ª geração competirá com CPUs Intel Xeon Granite Rapids P core e Sierra Forest E core (288 núcleos).