Em resposta aos rumores de que a TSMC é conservadora e não está disposta a investir em equipamentos de litografia de próxima geração, o presidente da TSMC, Wei Zhejia, refutou pessoalmente os rumores em uma recente reunião de acionistas, dizendo que comprou uma máquina de litografia EUV de alto NA e está trabalhando duro para desenvolvê-la, mas devido a considerações de custo, ela não será colocada em produção em massa nesta fase.A mais recente máquina de litografia EUV de alto NA desenvolvida pela ASML tem um preço unitário de US$ 380 milhões a US$ 400 milhões, mais que o dobro do preço dos atuais equipamentos EUV convencionais.Wei Zhejia admitiu que a principal razão para a não produção em massa é que o equipamento é muito caro.
A estratégia da TSMC é primeiro fazer bom uso do equipamento EUV existente. Wei Zhejia enfatizou que as máquinas de litografia existentes combinadas com múltiplas tecnologias de padronização ainda são suficientes para suportar a demanda de encolhimento de processos avançados. A TSMC tem confiança para esperar até que as contas econômicas do High-NA EUV se tornem mais econômicas antes de agir.
A TSMC recebeu sua primeira máquina de litografia EUV de alto NA já em setembro de 2024 e a colocou no centro de P&D para desenvolver tecnologia básica de litografia para o processo de próxima geração.Wei Zhejia acredita que iniciar os preparativos de P&D com antecedência pode garantir um rendimento confiável e eficiência de produção quando for colocado em produção no futuro.
No entanto, ele admitiu que demoraria um pouco para realmente colocar em uso esse equipamento de US$ 400 milhões. Concorrentes como a Intel já colocaram o EUV de alto NA no cronograma de produção em massa, enquanto a TSMC escolheu uma rota mais confiável de desenvolvê-lo primeiro e depois colocá-lo em produção, o que está alinhado com sua disciplina de custos consistente.
Wei Zhejia prevê que o EUV de alto NA entrará naturalmente no sistema de produção no ponto em que uma única exposição for realmente necessária para obter larguras de linha mais finas e os custos do wafer se tornarem competitivos.
