A IBM anunciou recentemente o lançamento da primeira tecnologia de chip sub-1 nanômetro (sub-1 nm) do mundo, com o núcleo sendo uma nova arquitetura de transistor de 0,7 nanômetros, ou nós de 7 angstrom. A empresa disse que esta conquista marca que ainda se espera que a indústria de semicondutores continue a melhorar o desempenho e a eficiência energética à medida que se aproxima dos limites físicos dos processos de fabricação tradicionais.
De acordo com a IBM, este chip pode integrar quase 100 bilhões de transistores em um chip do tamanho de uma unha, quase duas vezes mais denso que o chip de 2 nanômetros que será lançado em 2021. As tecnologias relacionadas dependem de uma série de inovações estruturais e materiais, especialmente a arquitetura tridimensional "Nanostack" proposta pela IBM, que visa avançar a fabricação de chips para uma era próxima à escala atômica.
A IBM disse que os resultados técnicos públicos mostram que este novo processo pode trazer até 50% de melhoria de desempenho ou 70% de melhoria de eficiência energética em comparação com chips de nó de 2 nm, e é adequado para cenários como IA generativa, infraestrutura em nuvem e equipamentos eletrônicos de próxima geração. Jay Gambetta, chefe de pesquisa da IBM, disse que esse avanço significa que a tecnologia dos chips está passando da era do nanômetro para a escala atômica e estabelecerá as bases para o próximo estágio do poder da computação.
"Nanostack" é descrito pela IBM como o primeiro projeto de transistor tridimensional baseado em nanofolhas conhecido da indústria. Esta arquitetura usa integração sequencial 3D para aumentar o número de transistores por unidade de chip, empilhando os transistores verticalmente e escalonando-os. Ele também pode usar diferentes combinações de materiais em diferentes camadas empilhadas para otimizar o desempenho e o consumo de energia de cada camada de transistores.
A IBM também afirmou que esta arquitetura comprovou sua fabricação prática e viabilidade computacional por meio da integração CMOS de ligação dielétrica ultrafina, demonstração de recursos de engenharia de canal duplo e verificação funcional de inversores CMOS com desempenho de comutação esperado. Ao mesmo tempo, uma nova pesquisa apresentada pela IBM na VLSI 2026 mostra que a arquitetura Nanostack pode permitir que a SRAM alcance uma melhoria de escala de 40%, ajudando a atender aos requisitos de dados de alta largura de banda de cargas de trabalho avançadas de IA.
A IBM destacou que, à medida que a tecnologia lógica quebra abaixo do nó de 1 nanômetro pela primeira vez, o processo de fabricação de chips está entrando no estágio de escala de “nível angstrom”. A empresa acredita que, embora os nomes dos nós representem agora mais gerações de produção do que dimensões físicas precisas, a sua tecnologia de 0,7 nm ainda prova que o dimensionamento contínuo é viável e fornece um roteiro para a evolução do processo pelo menos durante a próxima década.
Em termos de layout industrial, a IBM afirmou que esta pesquisa e desenvolvimento foram concluídos no centro de pesquisa de semicondutores em Albany, Nova York, que no futuro será equipado com equipamentos de litografia High NA EUV. A IBM também está colaborando com parceiros como Lam Research, Tokyo Electronics e SCREEN Semiconductor Solutions para desenvolver processos e ferramentas High NA EUV, e disse que trabalhos relevantes produziram dispositivos funcionais.
A IBM também mencionou que a empresa também anunciou recentemente que estabelecerá a Anderon, a primeira fundição quântica pura do mundo. De acordo com a IBM, como se espera que a tecnologia Nanostack entre em aplicações de nós abaixo de 1 nanômetro já nos próximos cinco anos, espera-se que o caminho de produção em massa relevante apareça já nos próximos cinco anos.