Em 23 de abril de 2026, NEO Semiconductor, um novo fabricante americano de inteligência artificial e tecnologia de armazenamento, anunciou oficialmente que sua tecnologia 3D X-DRAM concluiu com sucesso a Prova de Conceito (POC), provando que este novo tipo de memória empilhada 3D pode ser fabricado usando a linha de produção 3D NAND Flash existente, abrindo caminho para soluções de memória de alta densidade, baixo consumo de energia e baixo custo na era da IA.
A tecnologia 3D X-DRAM completa a prova de conceito, o desempenho excede em muito os padrões existentes
Segundo relatos, este chip de prova de conceito da tecnologia 3D X-DRAM foi desenvolvido pela NEO Semiconductor em cooperação com o Instituto de Inovação Acadêmica da Indústria (IAIS) da Universidade Yang-Ming Chiao Tung de Taiwan, e foi gravado e testado no Instituto de Pesquisa de Semicondutores de Taiwan (NIAR-TSRI), um instituto de pesquisa aplicada. O chip passou com sucesso por uma avaliação elétrica e de confiabilidade abrangente, confirmando a robustez e estabilidade de sua arquitetura de memória.
De acordo com os resultados dos testes de prova de conceito divulgados pela NEO Semiconductor, o 3D X-DRAM tem um bom desempenho em vários indicadores principais. Os dados específicos são os seguintes:
Latência de leitura e gravação: menos de 10 nanossegundos (<10 ns), que pode atender aos rigorosos requisitos de velocidade da computação de alto desempenho;
Tempo de retenção de dados: mais de 1 segundo a uma temperatura elevada de 85°C. Esses dados são 15 vezes mais longos que o tempo de retenção padrão de 64 milissegundos da DRAM da JEDEC (Solid State Technology Association);
Interferência de linha de bits e interferência de linha de palavras: ambas excedem 1 segundo a 85°C, mostrando excelente capacidade anti-interferência;
Durabilidade do ciclo: mais de 10¹⁴ ciclos de leitura e gravação, com vida útil extremamente elevada;
Este valor de desempenho significa que o 3D X-DRAM excede em muito as especificações DRAM existentes em termos de retenção e durabilidade de dados, ao mesmo tempo que mantém capacidades de leitura e gravação em alta velocidade.
Jack Sun, ex-diretor de tecnologia da TSMC e atual vice-presidente sênior da Universidade Yang-Ming Jiaotong, disse: "Estou muito satisfeito que esta estreita colaboração entre a indústria e a academia tenha verificado a viabilidade do conceito NEO 3D DRAM sob condições reais de processo de fabricação de silício. Esta prova de conceito bem-sucedida não apenas demonstra o potencial de arquiteturas de memória inovadoras, mas também confirma a viabilidade de usar processos maduros para alcançar tecnologia de memória avançada".
Jeongdong Choe, pesquisador técnico sênior da TechInsights, também destacou: "À medida que o escalonamento de DRAM tradicional se aproxima de seus limites, a prova de conceito baseada em silício do NEO representa um marco importante. Assim como a transição para 3D NAND na última década, estamos agora testemunhando o início de uma nova era de DRAM 3D que excede os limites do escalonamento tradicional".
Espera-se que 3D X-DRAM e X-HBM remodelem o mercado de memória AI
O NAND Flash já entrou na era 3D e o número de camadas empilhadas está aumentando rapidamente. Mais de 300 camadas de NAND Flash estão prestes a ser produzidas em massa. Isso também melhorou muito a taxa de capacidade do 3D NAND Flash em comparação com a era 2D, e o custo por bit também está diminuindo rapidamente. Em contraste, a DRAM permaneceu estagnada durante muitos anos na era do plano 2D, e o custo por bit foi reduzido muito lentamente.
Embora tecnologias de memória de classe de armazenamento, como o Optane 3D XPoint da Intel, estejam sendo desenvolvidas para oferecer velocidades próximas à DRAM, o custo também pode estar mais próximo do NAND. Mas o Optane falhou porque o seu custo permaneceu elevado porque a produção não podia ser ampliada rapidamente e a sua memória não volátil era demasiado complexa para programar.
Embora o empilhamento de células DRAM seja um método arquitetônico óbvio para reduzir os custos de DRAM e aumentar a densidade do chip, ele também enfrenta muitos desafios. No entanto, a NEO Semiconductor anunciou o lançamento da tecnologia 3D X-DRAM em 2023, na esperança de atingir este objetivo.
Segundo relatos, a ideia da tecnologia 3D X-DRAM é semelhante à do 3D NAND Flash, que aumenta principalmente a capacidade de memória aumentando o número de camadas de pilha. O primeiro projeto de unidade DRAM 3D "1T0C" (um transistor, capacitor zero) lançado pela NEO Semiconductor em 2023 usa tecnologia de porta flutuante FBC semelhante à dos chips 3D NAND Flash, mas adicionar uma camada de máscara pode formar uma estrutura vertical, que pode atingir uma pilha de 230 camadas e uma capacidade central de 128 Gb. A capacidade atual do núcleo da memória DRAM 2D ainda é de 16 Gb, atingindo 8 vezes a capacidade. No geral, esse projeto tem alto rendimento, baixo custo e densidade bastante aumentada.
Em 2025, a NEO Semiconductor lançou as arquiteturas 1T1C e 3T0C e anunciou que produzirá chips de teste de prova de conceito em 2026, com densidade de até 512 Gb, que fornecerão 10 vezes a capacidade dos atuais módulos DRAM tradicionais.
A NEO Semiconductor também prevê que, com base na tecnologia 3D X-DRAM, a meta de capacidade de 1 TB para um único chip de memória pode ser alcançada entre 2030 e 2035. Isso significa que um único cartão de memória dupla face pode atingir uma capacidade de 2 TB, e a memória do servidor pode atingir uma capacidade única de 4 TB usando 32 chips. Ao mesmo tempo, os custos também serão reduzidos significativamente.
Com a tecnologia 3D X-DRAM da NEO Semiconductor completando a prova de conceito desta vez, isso também significa que a tecnologia deverá ser comercializada com sucesso.
Mais importante ainda, o 3D X-DRAM pode não apenas suportar requisitos de carga de trabalho de alto desempenho e baixo consumo de energia para IA, mas também pode ser fabricado usando processos de fabricação 3D NAND Flash e pode utilizar rapidamente as linhas de produção existentes para alcançar produção em massa em grande escala.
Andy Hsu, fundador e CEO da NEO Semiconductor, disse: "Esses resultados validam o novo caminho de escala para DRAM. Acreditamos que esta tecnologia pode alcançar densidade significativamente maior, menor custo e maior eficiência energética para a era da IA. Ao aproveitar processos e ecossistemas de fabricação 3D NAND maduros, pretendemos tornar a DRAM 3D uma realidade mais rápida."
Vale ressaltar que a NEO Semiconductor, baseada na tecnologia 3D X-DRAM, também lançará a primeira arquitetura de memória de largura de banda ultra-alta (X-HBM) do mundo para chips AI em 2025. Essa arquitetura afirma ser capaz de atingir uma largura de bits ultra-alta de 32.000 bits (32K bits) e uma capacidade de camada única de 512 Gb. Comparado com o HBM tradicional, a largura de banda aumentou 16 vezes e a densidade aumentou 10 vezes.
Hoje, à medida que a demanda por poder de computação de IA aumenta exponencialmente, a memória HBM tradicional também enfrenta gargalos triplos de densidade, largura de banda e consumo de energia. Uma pesquisa da Academia Coreana de Ciência e Tecnologia previu que mesmo o HBM8, que está planejado para ser lançado por volta de 2040, só pode fornecer um barramento de 16K bits e uma capacidade de 80Gbit por chip.
O X-HBM da NEO alcançou um barramento de 32K bits e uma capacidade de 512Gb por chip, o que equivale a exceder essa previsão de desempenho com cerca de 15 anos de antecedência.
Recebeu investimento do fundador da Acer
As informações mostram que a NEO Semiconductor é uma empresa de alta tecnologia pioneira na próxima geração de inteligência artificial e tecnologia de armazenamento. Fundada em 2012 e sediada em San Jose, Califórnia, a empresa está focada em redefinir a arquitetura de memória para atender às crescentes demandas de inteligência artificial e computação centrada em dados.
O fundador e CEO da NEO Semiconductor, Andy Hsu, trabalhou em uma startup de semicondutores sem nome por 16 anos após receber seu mestrado no Rensselaer Polytechnic Institute em 1995. Ele fundou a NEO Semiconductor em agosto de 2012 e é o inventor de mais de 120 patentes autorizadas.
As principais tecnologias inovadoras da NEO incluem X-NAND, 3D X-AI e X-HBM, bem como seu principal produto 3D X-DRAM, uma arquitetura inovadora que aproveita uma estrutura semelhante a 3D NAND para permitir um caminho escalável para memória de alta densidade e eficiência energética.
Embora a tecnologia 3D X-DRAM tenha concluído com sucesso a prova de conceito, a NEO Semiconductor também anunciou que recebeu uma nova rodada de investimentos estratégicos liderada por Stan Shih, fundador da Acer e ex-diretor da TSMC. Shi Zhenrong atua como diretor da TSMC há mais de 20 anos. A sua participação neste investimento é considerada pela indústria como um forte apoio à tecnologia e visão da NEO Semiconductor.
“Estou muito satisfeito em ver este avanço alcançado através da colaboração entre a indústria e a academia”, disse Zhenrong Shi. "Este ponto conceitual foi realizado com sucesso através da integração de inovação, forte execução de engenharia e o forte ecossistema de semicondutores de Taiwan. Espera-se que a DRAM 3D da NEO desempenhe um papel fundamental na futura arquitetura do sistema. À medida que a memória da próxima geração se torna cada vez mais crítica para a computação de IA, espera-se que inovações como a 3D X-DRAM contribuam significativamente para o desenvolvimento da indústria global de memória."
A NEO Semiconductor afirmou que os fundos apoiaram o desenvolvimento bem-sucedido do POC e continuarão a avançar na próxima fase da empresa, incluindo implementação em nível de array, desenvolvimento de chips de teste multicamadas e cooperação mais profunda com empresas líderes de memória para explorar parcerias estratégicas.
A NEO Semiconductor está atualmente em discussões ativas com parceiros da indústria no ecossistema de memória e semicondutores para avançar esta tecnologia para a comercialização. Com a verificação POC bem-sucedida e a crescente participação da indústria, a empresa está entrando em uma nova fase focada no avanço do 3D X-DRAM como uma tecnologia fundamental para sistemas de armazenamento de IA de próxima geração.