Uma grande quantidade de dados medidos e detalhes de engenharia parecem ser a resposta da Huawei ao recente ruído na indústria. Em 25 de maio deste ano, He Tingbo, chefe da Huawei Semiconductors, lançou pela primeira vez uma pré-impressão (versão V1) da "Teoria de Minimização de Tempo para Sistemas Eletrônicos Multinível" na ChinaXiv, uma plataforma de pré-lançamento de artigos científicos da Academia Chinesa de Ciências, na tentativa de encontrar um novo caminho tecnológico para a evolução dos semicondutores na era pós-Moore.

Diferente do "encolhimento geométrico" que tem diminuído constantemente no tamanho geométrico dos transistores nas últimas décadas, esta teoria propõe substituir o "encolhimento geométrico" por "encolhimento no tempo (τ)" como um novo objetivo para a evolução contínua dos sistemas eletrônicos. Através de tecnologias como Logic Folding (dobragem lógica), Unified Bus (barramento unificado) e interconexão óptica Hi-ONE, o tempo de propagação do sinal é continuamente comprimido de dispositivos, circuitos, chips para vários níveis do sistema para alcançar melhorias contínuas no desempenho, eficiência energética e integração do sistema.

Em 3 de julho, He Tingbo lançou a versão V2 no ChinaXiv. Em comparação com a versão V1, a teoria central da nova versão do artigo não mudou, mas uma grande quantidade de dados medidos e detalhes de engenharia foram adicionados, e a rota de evolução do processador Kirin e da plataforma Ascend AI nos próximos anos foi ainda mais refinada.

Para a indústria global de semicondutores, que está a tocar os limites físicos dos processos avançados, esta é também uma das mudanças mais notáveis ​​nesta atualização do documento.

Use Qilin para verificar a lei τ

Comparada com V1, que fornece mais respostas para "O que é a lei τ?", a versão V2 usa mais dados para explicar melhor como esta teoria é implementada.

Tomando como exemplo o dobramento lógico tridimensional proposto no centro do artigo, V1 apresenta principalmente a ideia básica de usar empilhamento tridimensional para encurtar caminhos críticos, reduzir atrasos RC e aumentar a frequência e a densidade do transistor, enquanto V2 explica ainda mais as principais condições de engenharia que esta tecnologia pode alcançar.


O artigo adiciona o conceito de "Relação de Engrenagem" para descrever a relação entre o espaçamento da Ligação Híbrida e o espaçamento da fiação da camada metálica superior. O artigo aponta que somente quando o espaçamento de interconexão vertical está próximo o suficiente do espaçamento da camada metálica superior (a relação de transmissão é inferior a 3, idealmente próximo de 1), o espaço de design pode ser transformado da otimização discreta tradicional em nível de macrobloco (Otimização Discreta) para otimização contínua em nível de unidade (Otimização Contínua).

Esta mudança é crucial, pois permite que as ferramentas EDA tratem múltiplas camadas ativas como um todo contínuo e executem projetos colaborativos entre camadas com granularidade de unidade padrão, em vez de serem limitadas pela abordagem extensiva de camadas forçadas por módulos funcionais, liberando assim o verdadeiro potencial do empilhamento tridimensional. O documento também destaca que, para atingir esse objetivo, a Huawei passou por muitos anos de esforços de desenvolvimento de processos em ligação híbrida de passo ultrafino, encolhimento de TSV e controle de precisão de laminação.

Na V1, a Huawei listou o plano de desenvolvimento para as futuras gerações de processadores Kirin impulsionados pela dobragem lógica. Com base nisso, V2 adicionou uma curva de projeção de densidade de transistor e frequência de CPU, integrando frequência central de desempenho de CPU, densidade de transistor e evolução de dobramento lógico em uma estrutura quantitativa mais completa. No lado móvel, o V2 ​​complementa claramente o caminho de evolução do TSV, descendo gradualmente da camada metálica superior para a camada M6 (que pode liberar mais de 30% dos recursos de fiação de alto nível) e de duas camadas para três e quatro camadas de empilhamento de camadas multiativas. Em termos de tempo, o Huawei Ascend 990 introduzirá a dobragem lógica por volta de 2030.


Em comparação com o roteiro em si, a maior mudança vem da grande quantidade de dados de verificação de engenharia adicionados ao documento. A versão V2 adiciona uma comparação de medição real entre o Kirin 2026 e o ​​Kirin9030 Pro em condições iguais de desempenho, mostrando as mudanças na tensão, consumo de energia e densidade de potência dos dois chips sob a mesma meta de desempenho. Os dados mostram que em ambiente de 25°C e outras metas de desempenho, o Kirin 2026 pode reduzir a tensão de alimentação de 1,1 V para 0,9 V, o consumo de energia normalizado cai para 0,59 (ou seja, o consumo de energia é reduzido em 41%) e a densidade de potência normalizada cai cerca de 5,6%.

Do ponto de vista da indústria, enquanto V1 exibe principalmente resultados de desempenho, V2 complementa as restrições de engenharia, estratégias de gerenciamento térmico e metodologias de projeto por trás da obtenção desses resultados, promovendo ainda mais a evolução gradual da lei τ de uma estrutura teórica para um conjunto de métodos de projeto de chips que podem ser continuamente verificados.

Do chip ao cluster de IA

Além dos terminais móveis, outra mudança digna de nota na versão V2 é uma explicação mais completa de como a lei τ se estende de um único chip a todo o sistema de computação de IA.

A Huawei acredita que à medida que os grandes modelos continuam a evoluir, o gargalo enfrentado pelos sistemas de IA não é mais apenas o poder computacional de um único chip, mas o desequilíbrio gradual na velocidade de desenvolvimento de múltiplos níveis, como computação, interconexão, armazenamento e fornecimento de energia. Se a infraestrutura de IA quiser continuar a melhorar o desempenho no futuro, ela precisará continuar a comprimir a constante de tempo τ do nível do sistema, e não apenas depender da evolução de um único nó de processo.


No caminho de implementação específico, o artigo atualizado detalha ainda mais a divisão de trabalho e a colaboração das três tecnologias de Barramento Unificado, Hi-ONE e Dobragem 3D no sistema por meio de vários novos diagramas esquemáticos. As três tecnologias trabalham juntas para otimizar τ em diferentes níveis, formando um design colaborativo em nível de sistema, desde chips, interconexões até clusters de IA.

Além disso, na versão V1, a Huawei também propôs claramente uma série de questões-chave a serem resolvidas, incluindo uma cadeia de ferramentas EDA adaptada à divisão lógica tridimensional, compensação de desvio de processo entre wafers, sobrecarga de interconexão vertical, consumo de energia do sistema e novos métodos de teste de benchmark. Ao mesmo tempo, a estratégia de projeto do sensor térmico e seus correspondentes dados medidos de densidade de potência são complementados em V2.

Até o momento desta publicação, o jornal foi clicado mais de 260 mil vezes na plataforma ChinaXiv e baixado mais de 50 mil vezes.

É importante notar que a Huawei não descreveu o τ Law como uma solução madura nas duas versões do artigo, mas o posicionou como um sistema de engenharia que continua a evoluir e requer colaboração em toda a cadeia da indústria.

He Tingbo mencionou que espera que nos próximos seis a dez anos, empresas, equipes de pesquisa científica e ecologia industrial com τ como seus principais objetivos de pesquisa e desenvolvimento dominem o padrão de desenvolvimento da indústria de computação nos próximos dez anos.

"A estrutura de desenvolvimento tecnológico para os próximos dez anos tem sido clara, mas ainda existem muitos problemas não resolvidos que não podem ser superados por uma única empresa. Cadeias de ferramentas, padrões industriais, benchmarks de desempenho, física de dispositivos, modelos de negócios e outros campos exigem a criação colaborativa de toda a indústria." Ele Tingbo disse.