Resumo:
A ASML está trabalhando com clientes para desenvolver máscaras maiores para equipamentos de litografia EUV de alto NA de próxima geração, um ajuste que deverá tornar o sistema mais adequado para os maiores chips de IA e data centers. A empresa afirmou que os equipamentos EUV existentes podem imprimir chips com uma área de aproximadamente 800 milímetros quadrados, o que é suficiente para cobrir processadores e aceleradores projetados para hardware avançado de data center por fabricantes como Nvidia e Google.
High-NA EUV é a principal plataforma de litografia de próxima geração da ASML. Ele pode imprimir recursos mais sofisticados do que o EUV existente, ajudando os fabricantes de chips a obter designs de maior densidade em processos avançados. Mas atualmente utiliza uma máscara menor, que limita a área do chip que pode ser impressa em uma única exposição.
Para resolver essa limitação, a ASML planeja migrar o High-NA EUV para um formato de retículo de 12 polegadas, permitindo que o novo equipamento lide com chips maiores e cubra a maior escala de dispositivos de nível de data center que os equipamentos EUV existentes já podem produzir. Equipamentos de litografia projetam padrões de circuito em pastilhas de silício, deixando a luz passar através de uma máscara que carrega padrões de chip. Portanto, o tamanho da máscara determina diretamente quanto conteúdo do design pode ser coberto em uma exposição.
Em termos de implementação industrial, a Intel usou o sistema High-NA da ASML em chips para notebooks, mas a TSMC e a Samsung ainda não implantaram esse equipamento na produção em massa de chips lógicos em larga escala. A ASML espera demonstrar uma linha piloto usando uma máscara maior em 2031 e planeja levar a tecnologia para produção em alto volume em 2033.
O diretor de tecnologia da ASML, Marco Pieters, disse à Reuters que se todas as partes da indústria puderem trabalhar juntas para avançar, a eficiência de produção desses sistemas deverá aumentar em 40%. Esta mudança também visa expandir o âmbito de aplicação do EUV de alto NA, porque se espera que este tipo de equipamento seja mais caro e tecnicamente exigente do que o EUV existente, e os fabricantes de chips só estarão dispostos a adotá-lo em grande escala se a produção for suficientemente alta.
O cronograma da indústria também mostra que o EUV de alto NA está gradualmente passando de testes iniciais para um planejamento de produção mais amplo. SK Hynix disse que está considerando se deve aderir à aliança para promover a introdução de máscaras de 12 polegadas e definiu 2028 como o prazo para o uso de EUV de alto NA para produção em massa de DRAM; A Samsung também planeja usar EUV High-NA para produção de DRAM de alta capacidade em 2028, e a TSMC espera introduzir essa tecnologia na fabricação em larga escala de chips de processo avançado a partir de 2030.
Esses desenvolvimentos mostram que a solução de máscara de grande porte da ASML está resolvendo principalmente outro nível de problemas: permitindo que o High-NA EUV não apenas forneça resolução mais alta, mas também suporte designs de chips cada vez maiores exigidos por sistemas de IA e infraestrutura em nuvem.
Comentários