Resumo:
A NVIDIA anunciou recentemente a tecnologia personalizada de memória de alta largura de banda NVHBM (NVIDIA High Bandwidth Memory). Ao contrário das soluções tradicionais da HBM que integram controladores de memória em chips de computação, o NVHBM afunda funções relacionadas na matriz base da pilha 3D HBM. A Nvidia planeja adotar a tecnologia em futuras GPUs e expandi-la para clientes XPU de terceiros por meio do NVLink Fusion.
A arquitetura HBM tradicional geralmente implanta controladores de memória no chip de computação, ocupando assim uma área valiosa de silício que poderia ser usada para unidades de computação. O NVHBM visa melhorar simultaneamente a largura de banda, a eficiência energética e a área disponível da matriz de computação, movendo o controlador dentro da pilha HBM. De acordo com dados fornecidos pela NVIDIA, em comparação com o HBM4E padrão, o NVHBM pode atingir um aumento de até 30% na largura de banda da memória, uma redução de 15% no consumo de energia do HBM e permitir que a matriz de computação do processador obtenha até 25% de área disponível adicional.
A economia de área vem principalmente da interface de memória física redesenhada. O HBM padrão usa conexões de interface mais amplas, o que expandirá o espaço de empacotamento; O PHY personalizado do NVHBM pode reduzir a área de E/S em até 67% em comparação com o JEDEC HBM4E. Interfaces mais estreitas também simplificam o roteamento do intermediário, liberando até 80% de espaço adicional de silício disponível no layout geral. A NVIDIA destaca que a redução do espaço PHY significa redução das restrições de roteamento no interposer, o que é especialmente importante para a integração de vários conjuntos de pilhas HBM próximas a grandes matrizes de computação.
Em termos de consumo de energia, a redução de 15% no consumo de energia da HBM não é apenas significativa na melhoria da eficiência, mas também libera mais margem de dissipação de calor para a matriz de computação. Essa vantagem é especialmente crítica para implantações e data centers em escala empresarial: quando milhares de unidades de computação estão sendo executadas simultaneamente em centenas de racks, as melhorias na eficiência energética em componentes individuais são significativamente amplificadas. A NVIDIA toma como exemplo um data center com uma XPU de 2.000 W e uma escala de potência total de 1 GW. A margem de energia economizada pode, teoricamente, suportar a implantação de até 15.000 XPUs adicionais.
Vale ressaltar que a Samsung lançou recentemente um novo produto em Hot Chips. Foi confirmado na conferência de 2026 que o HBM4E está se preparando para lançar uma taxa de pino único de 16 Gbps, o que é uma melhoria adicional em comparação com a versão atual de 14 Gbps. O HBM4E de 14 Gbps existente fornece 3,6 TB/s de largura de banda por pilha por meio de 2.048 pinos, enquanto a versão de 16 Gbps pode aumentar esse valor para 4 TB/s. Se adicionarmos a isso o aumento de 30% na largura de banda reivindicado pela Nvidia, espera-se que a largura de banda teórica de um único grupo de NVHBM atinja aproximadamente 5,2 TB/s.
A NVIDIA declarou que a NVHBM aceitará verificação de vários fornecedores de memória para simplificar o processo de certificação de fornecedores para os clientes. Annapurna Labs, uma subsidiária da Amazon, tornou-se o primeiro parceiro a confirmar que cooperará com a NVIDIA para promover o NVHBM.
Comentários