Resumo:
He Tingbo, presidente da unidade de negócios de semicondutores da Huawei, publicou recentemente um artigo "O chip τ da Huawei deveria derreter?" no ChinaXiv, uma plataforma de pré-lançamento de artigos científicos da Academia Chinesa de Ciências. Pela primeira vez, ele usou dados reais medidos de chips produzidos em massa para responder diretamente às dúvidas da indústria de que o empilhamento 3D inevitavelmente geraria calor.
O artigo revelou que a densidade do transistor do chip Kirin 2026 usando a tecnologia Logic Folding saltou de 155 milhões para 238 milhões por milímetro quadrado, um aumento de 55%. Este aumento equivale aos resultados da miniaturização do artesanato tradicional nos últimos três anos.
Sob o mesmo desempenho, o consumo de energia da NPU caiu 66%, o consumo de energia da GPU caiu 58% e o consumo de energia do núcleo de desempenho da CPU caiu 41%. Quando a NPU manteve o mesmo poder de computação de 29 TOPS, a frequência caiu 63%, a tensão caiu de 0,85 V para 0,55 V e a densidade de potência caiu 73%.
He Tingbo destacou que a maior parte do consumo de energia do chip não é consumida em cálculos de transistores, mas na transmissão de dados através de fiação metálica. A dobragem lógica empilha circuitos planares verticalmente e substitui longos traços horizontais por interconexões verticais muito curtas. Os comprimentos típicos da fiação central são reduzidos em cerca de 20% e os caminhos críticos são reduzidos em até 70%.
Encurtar os traços reduz diretamente a capacitância de interconexão e o circuito pode reduzir ainda mais a tensão operacional. O consumo dinâmico de energia é proporcional ao quadrado da tensão, resultando em maiores ganhos de consumo de energia. O número de buffers de clock em um determinado módulo foi reduzido de 43.600 para 19.000, o que foi reduzido em mais da metade.
Em termos de gerenciamento térmico, a Huawei adota estratégias de zoneamento e planejamento de layout com reconhecimento térmico. Evita intencionalmente dobrar circuitos de alta potência durante a fase de projeto e evita que subsistemas de alta potência sejam adjacentes no espaço. Os módulos que geram mais calor são colocados onde o caminho de dissipação de calor é mais claro.
Kirin 2026 é o primeiro SoC móvel a adotar dobramento lógico. Usando um passo de ligação híbrida de 1,5 mícron, são alcançadas 50 milhões de interconexões verticais. A Huawei enfatiza que essas diferenças de desempenho decorrem inteiramente de mudanças arquitetônicas e não utilizam novos processos de fotolitografia.
No entanto, a dobragem lógica não funciona de forma consistente em todos os módulos e os benefícios de diferentes unidades de computação variam significativamente.
O consumo total de energia do módulo DSP caiu 25%, mas como a área do chip foi simultaneamente reduzida em 40%, a densidade de potência aumentou 24%. Kirin 2027 resolveu este problema. No entanto, os benefícios do núcleo de desempenho da CPU são relativamente limitados devido às características da computação serial e o consumo de energia é reduzido em 41%.
Comentários