Analista: Nvidia pode adotar tecnologia de empacotamento Intel Foveros no segundo semestre de 2028

📅 2026-10-09

Resumo:

Jeff Pu, analista da sul-coreana GF Securities, acredita que a Nvidia poderá adotar a tecnologia de embalagem Foveros no segundo semestre de 2028. Essa notícia ainda precisa ser vista com cautela: ainda não foram anunciados contratos relevantes ou produtos específicos. Esta especulação ecoa um relatório anterior do DigiTimes em janeiro deste ano. Os relatórios da época mencionaram que os componentes de suporte das futuras GPUs da série Feynman da Nvidia podem usar o processo 18A ou 14A da Intel, enquanto a produção dos principais chips GPU ainda será concluída pelos processos avançados da TSMC.

Em outras palavras, a Intel será a principal responsável pelos módulos IP não essenciais ou pelos processos de back-end após a conclusão da fabricação do wafer. O processo 14A está planejado para ser colocado em produção em larga escala no segundo semestre de 2028, o que é consistente com o cronograma fornecido por Jeff Pu.

A fabricação de aceleradores de IA é dividida em processos front-end e back-end: o front-end produz principalmente circuitos em wafers; o back-end inclui corte de wafer, interconexão e integração de várias matrizes simples em invólucros de embalagens, produzindo, em última análise, chips que podem ser usados ​​em data centers.

A Intel ainda está tentando alcançar a TSMC na área de fundição dos processos mais avançados. Mas no circuito de embalagens, as tecnologias EMIB, EMIB-T e Foveros da Intel estão relativamente maduras. Diz-se que o Google manifestou interesse no EMIB-T e planeja usá-lo em seu processador tensor de IA desenvolvido por ele mesmo, TPU.

EMIB depende de pontes de silício embutidas no substrato para conectar múltiplos núcleos lateralmente. EMIB-T adiciona TSV (Through Silicon Via) a esta arquitetura, que é um canal de interconexão vertical que penetra no wafer de silício para transmitir energia e sinais diretamente.

Foveros vai um passo além ao empilhar matrizes de computação ou outros chips verticalmente em cima da matriz base. Essa estrutura pode reduzir a área lateral do pacote e encurtar as linhas de interligação, o que deverá aumentar a largura de banda e melhorar a eficiência energética.

Para a Nvidia, a diversificação de fornecedores de embalagens back-end pode reduzir a dependência da capacidade de produção de embalagens da TSMC - atualmente há uma forte demanda por aceleradores globais de IA e a capacidade de produção de embalagens da TSMC é altamente restrita.

Para a Intel, se vencer os projetos relacionados a Feynman, o maior significado reside na conclusão da verificação industrial da tecnologia Foveros, em vez de alcançar a vitória imediata no caminho da litografia avançada.

Tags relacionadas

Artigos relacionados

Comentários

0/500
Captcha (click to refresh)
Sem comentários